ＮＥＣエレクトロニクス、サーバー並の大容量メモリを搭載できる積層メモリパッケージ技術を開発
サーバー並の大容量メモリの搭載を可能にする積層メモリパッケージ技術の開発について
～８枚のメモリチップとシステムＬＳＩチップを１つのパッケージに搭載～
ＮＥＣエレクトロニクスはこのたび、エルピーダメモリ（以下エルピーダ）および沖電気工業（以下沖電気）と共同で、メモリチップ８枚とコントローラーチップ１枚を一つのパッケージに搭載する「積層メモリパッケージ技術」を新エネルギー・産業技術総合開発機構（ＮＥＤＯ）の助成を受けて開発いたしました。
今回３社が共同開発したのは、（１）メモリチップ内に５０μｍピッチで埋め込んだポリシリコンにより、チップの両面に１０００ピン以上の電極を出す貫通電極技術、（２）厚さ５０μｍのメモリチップ８枚を縦方向にマイクロバンプで接合し、さらにシステムＬＳＩチップを合わせた合計９枚のチップを一つのパッケージに組み立てる積層組立技術です。
この技術を用いることにより、サーバー並の大容量メモリをワンパッケージに搭載できるため、携帯機器においてハイビジョン動画像処理や、ゲームなどの高速三次元グラフィックス処理などが容易に実現できるようになります。
近年、ＰＣやサーバー、デジタルＡＶ機器、および携帯機器など、応用分野を問わず、メモリの大容量化に対するニーズが高まっております。一方、デジタルビデオ画像、地上デジタル放送、ゲームでの動画などの処理は、メモリの高速化が必要で、かつそれを低消費電力で実現することが求められています。これら市場のニーズに対しては、システムＬＳＩにメモリを搭載する方法や、インターポーザー上に複数のメモリチップやプロセッサを重ねてワイヤーボンディングで接続するダイスタック型システム・イン・パッケージ（ＳｉＰ）などで対応することが一般的です。しかしながら、メモリ搭載システムＬＳＩではシステムに十分な大容量のメモリ搭載は困難であること、ＳｉＰではワイヤーボンディングを使用するためにインピーダンス整合を取ることが難しいこと、プロセッサとの接続ピン数に限りがあること、信号伝送の高速化には十分対応できていないこと、および積層できるメモリチップの数に制限があること、など解決すべき課題が残されております。
ＮＥＣエレクトロニクス、エルピーダおよび沖電気は、このような問題を解決するため、２００４年６月よりＮＥＤＯ助成による「積層メモリチップ技術開発プロジェクト」を共同で進めて参りましたが、このたびポリシリコン貫通電極形成において、電極構造を最適化することにより、高スループットで貫通電極形成をすることに成功し、また積層組立技術において、当社が開発した最先端ＳｉＰ技術「ＳＭＡＦＴＩＴＭ」（スマフティ）を適用することにより、５０μｍという超狭ピッチでの極めて高度な三次元実装を実現可能にしました。
その結果、貫通電極を形成した８枚のメモリチップとコントローラーチップとを、それぞれピッチ５０μｍのマイクロバンプで三次元的に接続できる積層メモリパッケージ技術の開発に成功したものであります。
３社は、今回開発した技術がシステム機器のさらなる小型化、高速化、および低消費電力化に貢献でき、ユーザーの快適な装置利用を実現するものと確信しており、今後とも積極的に研究、開発活動を継続する計画であります。
なお、３社は、本成果を１２月１１日から３日間米国のカリフォルニア州サンフランシスコ市で開催された最先端電子デバイス技術に関する国際会議「Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ ２００６ （ＩＥＤＭ ２００６）」において発表いたしました。
以 上
（備考）ＳＭＡＦＴＩはＮＥＣエレクトロニクス株式会社の日本、ドイツ、韓国、台湾における登録商標。