ＳＴマイクロ、４５ｎｍ低消費電力ＣＭＯＳ設計プラットフォームを発表
ＳＴマイクロエレクトロニクスは、次世代低消費電力４５ｎｍ ＣＭＯＳ設計プラットフォームを発表
４５ｎｍライブラリおよび４５ｎｍデモンストレーションＳｏＣデバイスの初回テープアウトを含み、
超低消費電力を実現するＳｏＣソリューション向け
設計プラットフォームをいち早く実現
世界的な半導体メーカーであるＳＴマイクロエレクトロニクス（http://www.st-japan.co.jp/、ＮＹＳＥ：ＳＴＭ、以下ＳＴ）は、低電力、ワイヤレス無線および携帯型民生アプリケーションのための次世代システム・オン・チップ（ＳｏＣ）製品開発に関して、４５ｎｍ（０．０４５μｍ）ＣＭＯＳ設計プラットフォームの詳細を発表しました。
複数のスレッシュホールド・ボルテージのトランジスタをオプションに持ち、６５ｎｍテクノロジーでの設計に比較してシリコン面積を半分に縮小できます。
併せて、動作中のスピードを２０％高速化、あるいはリーク電流を５０％軽減することができ、また保持モードではリーク電流を数次のオーダーで低減可能です。
この後者のオプションは、バッテリ駆動時間が重要な要素となる携帯機器の設計者に大きなメリットとなります。
最先端の４５ｎｍ低電力ＣＭＯＳプラットフォームはすでに、高集積の４５ｎｍデモンストレーションＳｏＣデバイスの設計またはテープアウトに使われています。このチップ設計には高度なデュアル・コアＣＰＵシステムおよびそれに接続されたメモリの階層が搭載されており、４５ｎｍプロセス技術ノードにおいて必要とされる洗練された低消費電力技術で、これまでにない性能を超低消費電力で実現するという特徴があります。
４５ｎｍプロセス技術の多くの特徴とモジュール方式のメリットを活かした新しい低電力設計プラットフォームは、ＳＴのクロル工場（フランス、グルノーブル近郊）にて開発され、クロル２アライアンスが運営する３００ｍｍウェハ施設において検証されました。
ＳＴの製造および技術開発担当上級副社長であるＬａｕｒｅｎｔ Ｂｏｓｓｏｎは次のようにコメントしています。「業界をリードするメーカーにとって低電力４５ｎｍ ＣＭＯＳ技術に早期に着手することは、次世代の３Ｇ ／ ４Ｇ携帯マルチメディア端末の開発といった、新しいワイヤレス機器および携帯型民生機器向け製品開発において不可欠です。ＳＴが提供する低電力４５ｎｍ ＣＭＯＳプラットフォームを用いて開発されたシリコンは、超高性能と低消費電力を組み合わせたアプリケーションを実現します。」
その他４５ｎｍプラットフォームと同様に、ＳＴの低電力４５ｎｍプロセスは、高密度および高性能に必要なすべての先進的モジュールを備えています。これらの重要なモジュールには、重要な配線層のための１９３ｎｍ液浸リソグラフィー、浅いトレンチ分離およびトランジスタ・ストレッサ、ミリセカンド単位のアニール工程による高度な接合技術、低誘電率の銅の金属間誘電体が含まれ、相互接続の静電容量低減を実現します。さらに使用可能な２つのセル・ライブラリのうち、一方は高性能向けに、もう一方は低消費電力向けに最適化されているため、設計者は幅広いオプションを選択できます。
４５ｎｍ設計プラットフォームは、ＳＴおよびそれぞれのＥＤＡ企業の個々の技術開発グループが共同開発した設計ソリューションにより、Ｃａｄｅｎｃｅ社、Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ社、Ｓｙｎｏｐｓｙｓ社およびＭａｇｍａ社といった業界トップのＣＡＤツールによりフルサポートされます。そのため、ユーザは業界標準の使い慣れたツールにより、高度なＳｏＣソリューションの設計を即座に開始することができます。
４５ｎｍライブラリおよび設計プラットフォームに関するさらに詳しい技術情報について
・複数のライブラリ要素を設計レベルで選択でき、同じ設計ブロックで使用できるため、プラットフォームのユーザは最適な性能および消費電力を非常に柔軟に実現できます。この機能により、高性能製品および消費電力が重要な製品に使用するチップを迅速に開発できます。
・１平方ミリメートルあたり最大１６００ Ｋゲートの高密度を実現し、かつ０．１４ミクロンのメタルピッチで６～１０層のメタル層と１．１Ｖのコア電圧を実現しています。
・消費電力低減技術には、アダプティブＶｄｄ、低Ｖｄｄ稼動、電源遮断、保持モードにおける、低スタンバイ電流、バック・バイアスその他を含みます。
・フルレンジの１．８Ｖ Ｉ／Ｏセル。
・超高密度メモリ：６トランジスタＳＲＡＭセルを使い、面積を０．２５平方ミクロンにまで小型化したシングルポート・メモリ。
・ＳＲＡＭと比較して３倍の密度を持ち、組込みＤＲＡＭに変わりうる完全互換性を持つ低コスト・プロセスを開発中です。
・超集積化シングル・チップ・システムのニーズに対応するためにアナログおよびＲＦ ＩＰコア（知的財産権で保護されたコア）といった幅広いポートフォリオを開発中であり、マイクロプロセッサ、ＤＳＰといった高度なデジタルＩＰも提供する予定です。
さらにこのプロセスは、歩留まりの高いマルチ・メガビットＳＲＡＭ試験回路および１．１Ｖから最小０．９Ｖの供給電圧で動作するフル機能のＳＲＡＭ試験回路などにおいてすでに優れた実績があります。
本プレスリリースは以下のＵＲＬでもご覧いただけます。
http://www.st-japan.co.jp/data/press/t2168f.html
■ＳＴマイクロエレクトロニクスについて
ＳＴマイクロエレクトロニクスは、多種多様な電子機器向けに半導体製品やソリューションを開発・提供する世界的な総合半導体メーカーです。ＳＴは、他社の追随を許さない高度なシリコン技術とシステムノウハウを擁しており、幅広いＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ポートフォリオ、戦略的パートナーシップ、大規模な製造力との組合わせにより、ＳｏＣ（システム－オン－チップ）技術に関し世界的リーダーとしての地位を確立しています。またＳＴの半導体製品は、市場における技術やシステムのコンバージェンス化を促進するために重要な役目を果たしています。ＳＴは、ニューヨーク証券取引所（ＮＹＳＥ：ＳＴＭ）、パリ証券取引所（Ｅｕｒｏｎｅｘｔ Ｐａｒｉｓ）とミラノ証券取引所に上場されています。２００６年の売上は９８．５億ドルで、純利益は７億８２００万ドルでした。
さらに詳しい情報はＳＴのホームページをご覧ください。
ＳＴ日本法人：http://www.st-japan.co.jp
ＳＴグループ（英語）：http://www.st.com