産総研、ＬＳＩ実装用のピラミッド型の微細金接続端子形成技術を開発
■ＬＳＩ実装用のピラミッド型の微細金接続端子形成技術を開発
－産総研の「地域中小企業支援型研究開発制度」の成果－
●ポイント
１．１０μｍのピラミッド型金接続端子（バンプ）を２０μｍピッチで作製
２．通常のフォトリソグラフパターンでピラミッド型バンプが形成できる
３．低荷重（従来の１／３）でチップを接続できるので、チップにダメージを与えず信頼性の高い、高密度実装が可能になる
概要
独立行政法人 産業技術総合研究所【理事長 吉川 弘之】（以下「産総研」という）エレクトロニクス研究部門【部門長 和田 敏美】高密度ＳＩ研究グループ 青柳 昌宏 研究グループ長は、株式会社みくに工業【代表取締役 林 誉英】および長野県工業技術総合センター 精密・電子技術部門【所長 島田 享久】と共同で、ＬＳＩ半導体チップの高密度実装に用いるピラミッド型の微細金バンプの形成技術を開発した。
シリコンチップ上へフォトリソグラフィ技術によってレジストパターンを形成し、低温でナノ金属粒子を堆積するガスデポジション法という方法を用いて、約１０μｍ角のピラミッド型金バンプを２０μｍピッチで形成した。形成されたピラミッド型金バンプは圧着によるチップ接続の際、ピラミッド先端の壊れやすさから、従来の柱状バンプに比べて１／３以下の低加重でチップ接続が可能である。これはＬＳＩ半導体チップにダメージを与えることのない新たな高密度実装技術に道を開く成果である。
なお、本事業は産総研の「地域中小企業支援型研究開発制度」で行ったものである。
試作した１０μｍ角のピラミッド型金バンプの電子顕微鏡写真
※添付資料を参照
この技術は、平成１８年１０月２６日ＭＥＳ２００６（第１６回マイクロエレクトロニクスシンポジウム）で発表する。
開発の社会的背景
ＬＳＩチップの性能は年々飛躍的な進歩を遂げ、今やＣＰＵチップのクロック周波数が３ＧＨｚを越えている。しかし、ＣＰＵチップからメモリ等への外部バスの信号伝送クロック周波数は５００ＭＨｚ程度であるため、システム全体の速度上昇が頭打ちとなっている。近年のユビキタス情報社会の実現に向けた情報携帯端末等の小型電子機器に対する高機能化の要求はますます高まり、その要求に応えるためには高密度システム集積技術が必須となっている。
半導体チップを基板に電気的に接続する際、ワイヤーによって接続するのではなく、一列に並んだバンプと呼ばれる突起状の端子によって接続する。これをフリップチップ接続というが、従来のバンプ形成は主にめっき法によって行われていた。めっき法によって形成されるバンプは、その殆どが柱状であり、高密度のバンプ形成には非常に時間がかかるだけでなく、それらを用いたフリップチップ接続では高い圧着荷重が必要となり、チップにダメージを与えるので接続の信頼性がよくなかった。
研究の経緯
産総研エレクトロニクス研究部門高密度ＳＩ研究グループは、産総研の実施している「地域中小企業支援型研究開発制度」を利用して、株式会社みくに工業および長野県工業技術総合センター精密・電子技術部門と共同で「ナノ粒子ガス堆積バンプを用いたＬＳＩ高密度実装技術の研究」を行ってきた。
研究の内容
今回開発した１０μｍ角の微細なピラミッド状の金バンプは、次のようなプロセスで形成した。
１．シリコンチップ上にポジ型フォトレジストのフォトリソグラフィにより、バンプを形成する箇所にバンプサイズ径に相当する開口部を設ける。
２．ガスデポジション法により、フォトレジストの開口部が塞がるまで金微粒子を堆積すると、開口部内にピラミッド状の金バンプが形成される。
３．有機溶剤を用いてフォトレジストを除去すると、レジスト上に堆積した不要の金微粒子も同時に除去される。
これらの形成プロセスの各要素技術は既に確立されていたが、本研究では、特にＬＳＩ半導体チップ上に形成することを想定して、ＬＳＩにダメージを与えないように低温化などを考慮してプロセス開発を進めた。
今回、試作したピラミッド形状の金バンプは１０μｍ角の寸法で２０μｍピッチ、５００個／列であるが、２．８秒／個の高速形成できることがわかった。
試作したピラミッド形状の金バンプについて圧縮試験を行った結果、荷重３０ｍＮでのバンプの変位量は、５μｍであった。これは同じ寸法の従来のめっきバンプ（柱状バンプ）に比べて１０倍以上の変位量である。フリップチップ接続にこのバンプを使用した場合、非常に小さい荷重でバンプ先端が潰れることから、バンプや対向するパットの高さばらつきを吸収し、確実な接続を得るに十分な潰れ量を、低荷重で実現できることを示している。
バンプのチップへの接着強度をシェアテストした結果、従来のめっきバンプと同等以上の強度を有することを確認した。さらに、１０００個の微細ピラミッド形状金バンプによる熱圧着試験を行った結果、従来に比べて、１／３の加重で十分な接続形状が得られることを確認した。
先鋭形状のバンプについては、本技術以外にもめっき法などによる形成方法が報告されｆているが、本技術はめっき法と比較して成膜スピードが格段に高く、より高速にバンプ形成ができる。また、フォトレジストの成膜、現像に関しては実績のある通常のフォトリソグラフィの工程が使用できる為、開口部の安定形成に対する信頼性も高い。
※図は添付資料を参照
今後の予定
本技術で形成する金バンプは、ピラミッド形状からくる先端の潰れやすさ及び横方向への広がりの少なさによって、狭ピッチのフリップチップ接続において非常に有効である。フリップチップ実装において、バンプの更なる狭ピッチ化、高密度化に向けて有望な技術である。製造プロセスも通常のフォトリソグラフィ技術を用いることから汎用性が高くＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などの分野への応用も考えられる。また、ここでは四角形のフォトレジストパターンを用いることで、ピラミッド型の錐形状バンプを形成したが、このパターンを変えることで任意の微細錐形状バンプを作製することができる。
今後はバンプ形成専用の装置開発も含め、更に研究を進めていく。
用語の説明
◆ガスデポジション法
不活性ガス中で試料を蒸発させ、ナノサイズの微粒子を生成し、その不活性ガスをキャリアガスとして高速で基板へ衝突させて成膜する蒸着技術。産総研の前身である機械技術研究所で実施されたジェットモールド技術の研究開発の中で金属の堆積手法として開発された。［戻る］
問い合わせ
独立行政法人 産業技術総合研究所 広報部
広報業務室 菅原 敏之 〒３０５－８５６８ 茨城県つくば市梅園１－１－１ 中央第２
つくば本部・情報技術共同研究棟８Ｆ
電話：０２９－８６２－６２１６ ＦＡＸ：０２９－８６２－６２１２ Ｅメール：presec@m.aist.go.jp