2006/12/13 東芝、ＤＲＡＭ素子の集積度を高める技術、３２ｎｍ世代までの適用に目処

東芝、ＤＲＡＭ素子の集積度を高める技術、３２ｎｍ世代までの適用に目処

キャパシタ不要のＤＲＡＭ技術で３２ｎｍ世代に目処


　当社は、ＳＯＩ基板を用いてＤＲＡＭ素子の集積度を高めるＦＢＣ（Ｆｌｏａｔｉｎｇ　Ｂｏｄｙ　Ｃｅｌｌ）技術において、ＳｏＣ混載メモリ用途向けに、９０ｎｍプロセスでの実用化技術を確立するとともに、この技術を延長して３２ｎｍ世代まで適用の目処をつけました。

　ＦＢＣは、ＳＯＩ特有の基盤浮遊効果を利用してトランジスタ内部に電荷を蓄積する技術で、従来型の電荷蓄積部（キャパシタ）が不要な小型構造により素子の集積度をほぼ倍増できます。

　今回、プロセスの工夫によりロジックとメモリの回路を作り分け、メモリ回路を選択的に浅い素子構造に形成してＳＯＩの効果を高めるとともに、膜厚などを最適に設計し、実用化に必要な安定動作と１０年超の信頼性を９０ｎｍプロセスで実現しました。
歩留まりも、試作段階では十分と言える６８％を達成しています。

　さらに、今回の素子構造を微細化した場合のシミュレーションにより９０ｎｍより３世代先まで性能が維持できることを実証し、３２ｎｍ世代でのＦＢＣ素子実現の目処がつきました。
　当社では、本技術をＳｏＣ混載メモリの有力候補として、引き続き開発に注力していきます。

　なお、今回の技術については、米国サンフランシスコで開催されている半導体の国際学会ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ　Ｍｅｅｔｉｎｇ）において、本日（現地時間１２月１２日）発表しました。


以　上

● 関連リンク

• （株）東芝　ホームページ