ＮＥＣなど、トランジスタ特性のばらつきを物理的に予測するシミュレーション技術を開発
微細トランジスタ特性のばらつきが
ＬＳＩ回路動作に及ぼす影響を高精度に予測する技術を開発
ＮＥＣとＮＥＣエレクトロニクスはこのたび、将来の超微細ＬＳＩにおいて回路動作の安定度低下や製造歩留まりの低下などの問題を引き起こすことが懸念されるトランジスタ特性の不規則なばらつき（注１）を物理的に予測し、この予測されたばらつきを回路シミュレーション設計に精密に取り込むことで、回路（例えばＳＲＡＭセル）特性の安定性を量産前に高精度に見積もることができる新たなシミュレーション技術の開発に成功しました。
このたび開発した技術の特長は次の通りです。
（１）原子レベル製造プロセス・デバイス動作シミュレーション（注２）により、単体トランジスタの統計的なデバイス特性ゆらぎを正確に算出。
（２）個々にばらつくトランジスタ特性を回路シミュレーション用のトランジスタモデル（注３）に精密かつ高速に写し取り、回路特性のシミュレーションも、より現実に近いばらつきを考慮して実行できるようにした。
さまざまな機器からいつでもネットワークにアクセスできるユビキタス社会への対応として、携帯電話、デジタル家電、携帯音楽端末、カーナビなどの電子機器を中心にシステムの多機能化が進んでいます。そのため、搭載されるＬＳＩの高機能化、低消費電力化、低価格化をさらに進める必要性から、ＬＳＩの微細化を実現する技術への期待が高まっています。
しかしその一方で、さらなるＬＳＩ微細化の進展に伴い、物理的な要因によるトランジスタ特性の不規則なばらつきが飛躍的に増大し、回路動作の安定度の低下やＬＳＩの製造歩留まりの低下という問題が顕著になることが懸念されています。これまで、単体トランジスタをシリコン原子間隔の数百倍以下程度にまで微細化した場合に、不純物の離散性や電極の加工形状が不規則なばらつきを増大しうるという指摘が学会や論文で行われていましたが、実際にどのようなトランジスタ構造をどのような製造工程で製造した場合に、どの程度のばらつきになるか、という現実的な問題に答えることが困難でした。そこで、複数のトランジスタを用いる回路特性を統計的に予測する計算技術では、従来は単体トランジスタ特性の不規則なばらつきについて前世代からの推定値を用いるしかなく、高精度な予測ができなかったため、ばらつきを吸収するためのマージンが、安全を見込み充分以上に設定される傾向がありました。しかし、このばらつきの問題に対して、将来の超微細ＬＳＩ回路の性能を落とすことなく、高信頼かつ高性能の回路を設計するためには、トランジスタ特性のばらつきを詳細に把握したうえで、マージンを高度に最適化する必要があります。
ＮＥＣおよびＮＥＣエレクトロニクスではかねてから、この問題を解決するための研究開発を進めてきました。その結果、上記（１）（２）の新技術を開発し、それらを組み合わせることで、素子構造設計段階および回路設計段階での「ばらつき考慮歩留まり予測」が充分可能であることを実証しました。高精度に予想される素子特性のゆらぎに則して回路設計を実施することができるため、製造の速やかな立上げと高信頼性を同時に確保することができ、設計から製品完成までの期間短縮が図れます。
今後とも、ユビキタス社会実現に不可欠な高機能システムＬＳＩを、お客様に満足していただける性能・品質で低価格で提供し続けるための研究開発を積極的に展開していきます。
なお、さらなるＬＳＩの微細化がもたらすデバイス特性のばらつき要因の低減や、ばらつきを抑制するために有効な製造プロセスの開発については、国家プロジェクトＭＩＲＡＩとの連携を強化し、将来に備えております。
なお、両社は今回の成果を、６月１２日から１４日まで、京都で開催される「ＶＬＳＩシンポジウム（Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）」において発表しました。
以上
（注１）トランジスタ特性の不規則なばらつき：
大規模集積回路中では、同一チップ内の同じ製造条件で作られたトランジスタであっても、例えば、シリコン結晶中にドーピング（添加）された不純物原子の位置と数が、素子それぞれでランダム（不規則）に異なるために生じる特性のばらつきがある。また、電極材料をまっすぐに加工したつもりでも、微視的にはランダムにゆらいでいるため、その電極が関係する特性もゆらぐ。このような「ランダムばらつき」は、例えば特性が完全に揃ったデバイスを大量に必要とする大容量かつ高速なＳＲＡＭでは、回路動作を困難にすると見られている。なお、上記したような原子レベルでのばらつきの影響が顕在化してきたのは、セルの微細化が大幅に進展し、（１）一つのセルに打ち込まれるドーピング不純物の数が非常に少なくなってきたことにより、個々の不純物の影響が強く現れるようになったこと、（２）これらドーピング不純物の存在するわずかな位置の違いがデバイス動作を制御するパラメターとして無視できない程度になってきたためである。
（注２）原子レベルプロセス・デバイスシミュレーション：
トランジスタ製造プロセスであるイオン注入や熱処理プロセスに関して、個々の原子レベルで、シリコン結晶中に導入される不純物原子の位置と数を求め、不純物を含むシリコン半導体内では、その個別の不純物位置に依存する電位分布を用いて電子の運動を計算し、個々の不純物の位置と数を反映してデバイス特性を高精度に算出できるようにした。
（注３）回路シミュレーション用のトランジスタモデル：
回路シミュレーションは、回路を構成するトランジスタに流れる電流を電圧の関数として数式でモデル化し、電圧と電流の連立方程式を高速に解くことで実現されている。これまで実際の製造条件下での"ばらつき"を精密にトランジスタモデルに取り込むことは容易ではなかった。
◆本件に関するお客様からのお問い合わせ先
ＮＥＣ 研究企画部 企画戦略グループ
http://www.nec.co.jp/contact/