東芝など３社、４５ｎｍ世代の高性能システムＬＳＩ向け量産技術を開発
４５ｎｍ世代 高性能システムＬＳＩの量産技術を開発
株式会社東芝、ソニー株式会社、ＮＥＣエレクトロニクス株式会社の３社は、４５ｎｍ（ナノメートル）世代の高性能システムＬＳＩ向け量産技術を共同で開発しました。
今回開発したのは、歪みシリコン（＊１）やＬｏｗ－ｋ絶縁膜（＊２）など、高性能化に必要な要素技術を最適に統合し、さらに高信頼性と両立するための詳細条件を確立した４５ｎｍ高性能版プラットフォーム（基盤技術）です。
トランジスタの性能は、最適な歪み加工により前世代より３０％以上の高速動作を実現するとともに、安定動作に関わるゲート絶縁膜も高信頼性ＬＳＩの平均寿命とされる１５年を大幅に越える寿命を確認しています。
また、世界に先駆けて４５ｎｍＬＳＩにＮＡ１．０を超える液浸露光装置（＊３）を適用したプロセス構築を行い、精度の厳しいＳＲＡＭメモリアレイ部で世界最小クラスのセルサイズ０．２４８μｍ２を実現しました。
さらに、加工が困難とされる多層配線部分においても、約９８％以上の高い配線歩留まりと十分な信頼性を確保するなど、量産に対応できるレベルの完成度を実証しています。
３社では、４５ｎｍ世代向けに高性能版と低消費電力版のプロセスを並行開発しており、今回の成果は高性能版の開発を基本的に完了した集大成といえるものです。３社は、低消費電力版のプロセスについても、２００７年内の早期に開発完了を目指します。
なお、今回の技術については、米国サンフランシスコで開催されている半導体の国際学会ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ）において、本日（現地時間１２月１３日）発表しました（講演番号２７．２）。
＜開発の概要＞
＊ 関連資料 参照
（注）用語説明
＊１： 歪み（ひずみ）シリコン技術は、結晶格子の歪みを利用してトランジスタ素子の電流駆動能力を向上させるもので、素子に応力膜などを施す技術が主流です。ＭＯＳＦＥＴの種類に応じ、ｎＭＯＳには引っ張りひずみ、ｐＭＯＳには圧縮ひずみを加えます。
＊２： Ｌｏｗ－ｋ絶縁膜は、ＬＳＩ加工の内、トランジスタ形成後のバックエンドプロセスに当たる多層配線工程で、配線層間の寄生容量を低減するために用いるＬｏｗ－ｋ（低誘電率）の絶縁膜です。一般にＬｏｗ－ｋ材料は機械強度が弱く、加工が困難であると言われます。
＊３： 液浸露光技術は、回路パターンを高解像度に形成するため、露光装置の内部を液体で満たし、レンズのＮＡ（開口率）が大気中の限界値である１を超えるレベルにまで向上させるものです。