忍者ブログ

ニュースリリースのリリースコンテナ第一倉庫

ニュースサイトなど宛てに広く配信された、ニュースリリース(プレスリリース)、 開示情報、IPO企業情報の備忘録。 大手サイトが順次削除するリリースバックナンバーも、蓄積・無料公開していきます。 ※リリース文中の固有名詞は、発表社等の商標、登録商標です。 ※リリース文はニュースサイト等マスコミ向けに広く公開されたものですが、著作権は発表社に帰属しています。

2024'11.24.Sun
×

[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。

2007'05.10.Thu

日立情報通信、大規模SoCのシステム検証を短期に実現できる新モジュールを8月販売

2000万ゲートクラス大規模SoCのシステム検証を短期に実現
~「LogicBench」にXilinx社最新FPGA「Virtex-5」を搭載~


 日立情報通信エンジニアリング株式会社(代表取締役社長:若井 勝郎、本社:神奈川県横浜市)は、大規模SoC(System on Chip)プロトタイピングプラットフォーム「LogicBench」シリーズに、米国Xilinx社の最新FPGA「Virtex-5」を搭載し、現シリーズより3~4倍高速な2000万ゲートクラス大規模SoCのシステム検証を短期に実現できる新モジュール(2モデル6タイプ)を、2007年8月より販売を開始します。

 今回開発したモジュールは、「Virtex-5」を4個搭載した「Virtex-5 LogicBench 4FPGA model」と「Virtex-5」を2個搭載した「Virtex-5 LogicBench 2FPGA model」の2モデルです。
 「Virtex-5 LogicBench 4FPGA model」は、現シリーズの「LogicBench」1モジュールあたりの論理規模を約2倍の最大1000万ゲートに拡大させたモジュールです。このモジュールを2個使用することで2000万ゲートを超える大規模画像処理機能が容易かつ短期間に実現できます。また、「Virtex-5 LogicBench 4FPGA model」に、新プログラマブル配線アーキテクチャ(ハイスピード・エクスチェンジ・アーキテクチャ)を採用し、現シリーズに比べ、3~4倍の高速性と柔軟性を実現しています。
 一方、「Virtex-5 LogicBench 2FPGA model」は、6GBメモリの大容量メモリを搭載可能としたのに加え、論理規模を従来の約3倍の最大500万ゲートに拡大させたモジュールです。
 これらの新しい製品は、アルゴリズムの高速実行、論理シミュレーションのアクセラレーション、アプリケーションプログラムとハードウェアとの協調実行といった各設計フェーズでの利用を現行モデルからさらに強化したものです。
 「LogicBench」は、大規模なSoC開発をともなう画像処理機器開発、ネットワーク機器開発などに最適なプロトタイピング環境をご提供いたします。


■「Virtex-5 LogicBench 4FPGA model」の特長

(1)搭載回路規模の拡大・高速化
・XC5VLX110を4個搭載した44万ロジックセル(330万ASIC ゲート)+18MbRAMから最大のXC5VLX330を4個搭載した132万ロジックセル(1000万ASICゲート)+41MbRAMで構成
・当社従来製品(Virtex-4版)に比べ、3~4倍の動作性能を実現
(2)FPGA間信号接続の柔軟性確保と伝送時間の最小化
・高密度40層プリント基板実装技術により、各FPGA間の配線距離を最小にしてFPGA間の遅延を短縮
・各FPGA間の接続には、基板上で直接配線されているダイレクト配線と新採用のゼロディレイスイッチコネクション部経由のプログラマブル配線を混在させたハイスピード・エクスチェンジ・アーキテクチャを採用し、高速性と柔軟性を実現
(3)I/O信号・FPGA間信号の多様化
 ユーザI/O信号およびFPGA間信号は、従来のLVCMOS,LVTTL規格に加え、LVDS(高速データ転送が可能な低振幅差動入出力)もサポート

 ※添付資料1を参照


■「Virtex-5 LogicBench 2FPGA model」の特長

(1)搭載回路規模の拡大・高速化
・XC5VLX110を2個搭載した22万ロジックセル(170万ASIC ゲート)+9MbRAMから最大のXC5VLX330を2個搭載した66万ロジックセル(500万ASICゲート)+20MbRAMで構成
・当社従来製品(Virtex-4版)に比べ、3~4倍の動作性能を実現
(2)大規模外付けメモリ搭載
・200PinSODIMMを最大3スロット搭載し、各メモリスロットには、200PinSODIMM互換の各種市販メモリモジュールを搭載することにより、DDR2-SDRAM、DDR-SDRAM、SRAMなどの各種メモリに対応可能
(3)FPGA間信号接続の柔軟性確保と伝送時間の最小化
・高密度40層プリント基板実装技術を採用
・各FPGA間の接続には、基板上で直接配線されているダイレクト配線と新採用のゼロディレイスイッチ経由配線を採用し、高速性と柔軟性を実現
(4)I/O信号・FPGA間信号の多様化
 ユーザI/O信号およびFPGA間信号は、従来のLVCMOS,LVTTL規格に加え、LVDS(高速データ転送が可能な低振幅差動入出力)もサポート

 ※添付資料2を参照


■共通事項

 いずれの商品もRoHSに対応した製品となっています。


*LogicBench、VirtualTurboは日立情報通信エンジニアリング株式会社の登録商標です。
*その他記載された社名および製品名は、各社の登録商標または商標です。


以上
 

 ※<別紙>は添付資料を参照

PR
Post your Comment
Name:
Title:
Mail:
URL:
Color:
Comment:
pass: emoji:Vodafone絵文字 i-mode絵文字 Ezweb絵文字
trackback
この記事のトラックバックURL:
[24508] [24507] [24506] [24505] [24504] [24503] [24502] [24501] [24500] [24499] [24498
«  BackHOME : Next »
広告
ブログ内検索
カウンター

忍者ブログ[PR]