ＮＥＣエレクトロニクス、超薄型フリップチップＢＧＡパッケージ技術によるシステムＬＳＩを開発
６５ナノメートルプロセスのチップを搭載した
超薄型フリップチップＢＧＡパッケージ技術の開発について
～パッケージ・オン・パッケージで、モバイル機器向けシステムＬＳＩを実現～
ＮＥＣエレクトロニクスはこのたび、６５ナノメートル（ｎｍ）プロセスのチップを搭載した超薄型フリップチップＢＧＡパッケージ（ＦＣＢＧＡ）の上に、メモリチップ等を内蔵するパッケージを積層したパッケージ・オン・パッケージ（ＰｏＰ）技術によるシステムＬＳＩを開発いたしました。
今回当社が開発したシステムＬＳＩは、ＦＣＢＧＡ部分について、０．８５ミリメートルのパッケージ高を実現していること、チップ全面に端子を配置したエリアバンプ（注１）を採用し、バンプの間隔を従来品よりも２５％程度狭くした１２０ミクロンメートル（μｍ）千鳥ピッチかつ鉛フリーバンプによるフリップチップ接続を実現していること、などの特長を有しております。
新しいパッケージ技術は、（１）回路及びバンプが作り込まれた３００ミリウエハーの裏面薄研削技術の開発、（２）超薄型チップでエリアバンプを採用した１２０ミクロンメートル（μｍ）千鳥ピッチ・フリップチップ接続技術の確立、（３）薄型化並びに６５ｎｍプロセスで採用しているｌｏｗ－ｋ層間絶縁膜（注２）の信頼性を確保するためのパッケージ構造・材料の最適化、などにより実現したものです。
当社はこれらの技術を用いて、エリアバンプのフリップチップ接続を使用した６５ｎｍプロセスチップを超薄型パッケージに搭載し、さらにこれまでのＰｏＰ製品に比べて約２０％薄い、１．５ミリメートルのパッケージ高のシステムＬＳＩを実現いたしました。これらの技術により、ユーザーは、今後より一層、デジタルカメラや携帯端末等の小型・薄型化を図ることができるようになります。
基幹系の通信機器やスーパーコンピュータ、サーバ等の高性能な演算処理が必要とされる分野において、システムの高速化、高性能化に対応するために、チップ配線の多ピン化や優れた電気特性の実現が求められております。
一般に、チップとパッケージ基板を電気的に接続する方法として、チップの回路面を上にして、金線で端子と基板を接続するワイヤ・ボンディング方式が採用されております。しかしながら、ワイヤ・ボンディング方式では、配線が長くなってしまい、高速化・高密度化への対応に限界があるとされております。そこで、チップの回路面を下にして、はんだやバンプを用い、チップを基板に接続するフリップチップ方式を採用したＦＣＢＧＡを採用するケースが増加しております。フリップチップ方式のパッケージは、配線の長さが短いため電気特性に優れ、高速化や高密度化に対応できることに加え、真下にもピンを二次元的に配置できるため数千ピンという多ピン化が容易、といった特長を備えております。
最近では、モバイル機器分野においてもこれらの優れた特長を有しているＦＣＢＧＡによるＰｏＰを採用する動きがみられますが、モバイル機器分野においてはＦＣＢＧＡ部分のさらなる小型・薄型化が求められます。
ＦＣＢＧＡはバンプと基板を接続する際、高温で熱する必要があるため、チップとパッケージ基板の熱膨張率差によって、パッケージ基板が薄いと反り返る、チップに形成されたｌｏｗ－ｋ層間絶縁膜の性能が劣化する、等の解決すべき課題を抱えております。そのため、６５ｎｍプロセスのチップでモバイル機器向けのＦＣＢＧＡの実現は困難を極めておりました。
そこで当社は、この課題を解決するために、研究・開発活動を推進してまいりましたが、このたび、バンプ付きウエハーの薄研削技術、狭ピッチかつ薄チップでのフリップチップ接続技術、ならびに薄型化並びに低ストレス化を実現するパッケージ構造・材料の最適化等により、モバイル機器向けの最先端システムＬＳＩの実用化に成功いたしました。
当社は今回培った技術により、２００７年度第２四半期から製品の出荷を開始する計画であります。また、今後は生産効率の向上に向けてさらなる開発活動を推進する所存です。
なお、当社は、本成果を５月２９日から６月１日まで米国のネバダ州リノ市で開催されたパッケージ技術に関する国際会議「Ｔｈｅ ５７ｔｈ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ（ＥＣＴＣ）」で発表いたしました。
以 上
（注１）バンプ：チップ上に設けられた外部に対する電気的接続用突起物。
（注２）ｌｏｗ－ｋ層間絶縁膜：微細化されたＣＭＯＳデバイスにおいてメタル配線層間に設けられる、誘電率（ｋ値）の低い絶縁膜材料。従来使われていたシリコン酸化膜の層間絶縁膜よりも誘電率の低い層間絶縁膜の総称。配線間カップリング容量低減のために使用される。