米ケイデンス、新しい検証ＩＰ「Ｕｎｉｖｅｒｓａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ Ｃｏｍｐｏｎｅｎｔｓ」を発表
Ｕｎｉｖｅｒｓａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ Ｃｏｍｐｏｎｅｎｔｓ
ケイデンス、Ｕｎｉｖｅｒｓａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ Ｃｏｍｐｏｎｅｎｔｓを発表
業界初の検証プランにより、コンプライアンス・マネジメントと検証用混在言語をサポートした検証ＩＰが可能に
電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社（本社：米国カリフォルニア州サンノゼ市、社長兼ＣＥＯ：Ｍｉｃｈａｅｌ Ｊ． Ｆｉｓｔｅｒ（マイケル・Ｊ・フィスター）、日本法人本社：神奈川県横浜市、社長：川島良一、以下ケイデンス）は、８月７日（米国現地時間）、最先端のシミュレーション・ベースのテストベンチ・テクノロジ上で、コンプライアンス・マネジメントと混在する検証言語へ柔軟に対応する新しい再利用可能な検証ＩＰ （ＶＩＰ）、Ｕｎｉｖｅｒｓａｌ Ｖｅｒｉｆｉｃａｔｉｏｎ Ｃｏｍｐｏｎｅｎｔｓ （ＵＶＣ）を発表しました。
ケイデンスは、検証プロセスすべてをサポートするＶＩＰをお客様に提供することを戦略としており、ＵＶＣは、その一環としてスケジュールの遅れに関するリスクや特定のプロトコルに対する専門知識を最小限としつつ、品質、予測性、および効率を最大限発揮します。
その結果、お客様は自社のコア・ビジネスにおける価値、すなわち設計の差別化と品質の最大化に注力できるようになります。
ケイデンスのこの新しい検証ＩＰは、検証プロセスを管理し、プロトコルへの準拠についての条件を定量化して自動的に測定、そしてレポートする独自の実行可能な検証プラン（ｖＰｌａｎ）を含んでいます。さらにＵＶＣは、テストベンチ向けのＳｙｓｔｅｍＶｅｒｉｌｏｇやｅ、そして設計向けのＳｙｓｔｅｍＣ、ＶＨＤＬおよびＳｙｓｔｅｍＶｅｒｉｌｏｇなど、ＩＥＥＥによって推奨された全ての標準言語に対応した、業界唯一のＶＩＰです。
ケイデンスは、今後ＡＲＭ社のＡＭＢＡ ＡＨＢやＡＸＩ、ＰＣＩ Ｅｘｐｒｅｓｓ、ＥｔｈｅｒｎｅｔおよびＵＳＢを含む最も需要の高いプロトコル向けにＵＶＣを提供します。ＵＶＣにより、ケイデンスのテストベンチ検証ＩＰの既存の製品群が拡大されることになります。各々のＵＶＣは、使用されるプロトコルに対して事前に検証されており、プラグ・アンド・プレイですぐに使用できるよう、すでに多くの実績を持つケイデンスのＰｌａｎ－ｔｏ－Ｃｌｏｓｕｒｅ メソドロジをベースとしています。この最新世代のＶＩＰを採用するお客様は、統合されたベース・メソドロジへアクセスすることにより、ブロック、チップ、そしてシステム・レベルでの検証環境の立ち上げ期間を大幅に短縮し、その利用を簡素化することができます。この強力なテクノロジ、メソドロジ、そしてプロセス自動化機能により、ＵＶＣは、あらゆる設計および検証の専門家に有益な多言語対応の優れたソリューションを提供します。
ＵＶＣは、２００６年の第三四半期より順次提供される予定です。
関係者コメント：
Ｒｕｓｓｅｌｌ Ｄａｖｉｄ氏（Ｃｌｅａｒｓｐｅｅｄ社、Ｖｉｃｅ Ｐｒｅｓｉｄｅｎｔ ｏｆ Ｅｎｇｉｎｅｅｒｉｎｇ）：「我々のデバイスのインターフェースの検証は、非常に難しくて複雑な作業です。我々はケイデンスのｖＰｌａｎを採用しましたが、ケイデンスの優れサポートや、ケイデンスと協業することで我々のチームが素晴らしい経験を得たことを、嬉しく思っております。」
Ｓｉｌｖａｎｏ Ｍｏｔｔｏ氏（ＹＯＧＩＴＥＣＨ社、ＣＥＯ）：「設計や検証における課題が大きなものになるにつれ、ＹＯＧＩＴＥＣＨは、お客様の検証プロセスにおける生産性と予測性を向上させるために、我々の深い専門性と検証ＩＰを共有するように求められています。長期に亘るＣａｄｅｎｃｅ Ｖｅｒｉｆｉｃａｔｉｏｎ Ａｌｌｉａｎｃｅのパートナーとして、またＩｎｃｉｓｉｖｅ向けの検証ＩＰのプロバイダとして、ｖＰｌａｎを備えたＵＶＣが、プロトコルへの準拠と検証の収束を目指して努力しているお客様に価値をもたらしている事実を見てきました。」
ケイデンス・コメント：
Ｓｔｅｖｅ Ｇｌａｓｅｒ（米国ケイデンス、Ｃｏｒｐｏｒａｔｅ Ｖｉｃｅ Ｐｒｅｓｉｄｅｎｔ ｏｆ ｔｈｅ Ｖｅｒｉｆｉｃａｔｉｏｎ Ｄｉｖｉｓｉｏｎ）：「我々は、事前に検証された検証ＩＰにより、何千件ものお客様のプロジェクトが大きな成功を収めてきたことを目の当たりにしています。我々は、お客様がこれまでにない短い期間で検証のプランニングから収束までを完了できるよう、我々が持つ実証された専門性を活用し、次世代の多言語対応のｕｎｉｖｅｒｓａｌ ｖｅｒｉｆｉｃａｔｉｏｎ ｃｏｍｐｏｎｅｎｔｓを提供しています。」