ＮＥＣとＮＥＣエレ、Ｌｏｗ－ｋ膜技術を使ったＬＳＩ多層配線を開発
３２ｎｍ世代ＬＳＩの多層配線を世界に先駆けて試作し、基本性能を実証
～新開発のＬｏｗ－ｋ膜技術の適用により優れた性能と耐久性を実現 ～
ＮＥＣとＮＥＣエレクトロニクス社はこのたび、３２ｎｍ世代のＬＳＩ多層配線を世界に先駆けて試作し、Ｌｏｗ－ｋ膜に関する新たなブレークスルー技術を適用することによって優れた性能と耐久性が実現できることを実証しました。
最先端ＬＳＩでは、大規模化に伴って膨大な数のトランジスタを接続する配線数が増えることに加え、微細化により配線間隔が狭まるため、信号遅延の原因となる配線寄生容量（注１）が増えてしまう問題があります。そこで、寄生容量を抑えるためポーラスＬｏｗ－ｋ膜（分子細孔膜：注２）が必要となりますが、従来の技術で３２ｎｍ世代まで微細化すると機械強度と絶縁耐性が弱くなるという課題がありました。今回の技術はこれを解決するもので、ＬＳＩデバイスのさらなる高集積化が可能となり、次世代高速ネットワークサーバや携帯端末・機器の高性能化・低消費電力化が実現されます。
このたび開発した技術は、次の通りです。
（１） プラズマ共重合法（注３）による成膜時にポーラスＬｏｗ－ｋ膜用原料と補強分子原料の混合比率を変化させることで、真空内で連続的に誘電率と膜強度を変化させることができる「密度変調Ｌｏｗ－ｋ膜技術」を開発。ポーラスＬｏｗ－ｋ膜と高強度Ｌｏｗ－ｋ膜を選択的に連続形成し、高い機械強度と密着性を確認。
（２） 密度変調Ｌｏｗ－ｋ膜に対し高精度な選択微細加工ができるドライエッチング技術を開発。
（３） これら技術を盛り込んだ３２ｎｍ世代寸法（５０ｎｍ間隔）の多層配線を作製し、絶縁耐性の飛躍的向上（従来比で３桁低減）を実証。同時に、配線寄生容量が低い値（８３ｆＦ／ｍｍ）に抑えられており、高速性・低電力性においても優れていることを確認。
シリコンＬＳＩの大規模化にともない、無駄な消費電力の原因となる配線寄生容量も増えてしまうという課題があります。この寄生容量を抑えるため、９０ｎｍ世代ＬＳＩでは低分極材である有機シリカ膜（ＳｉＯＣＨ）等のＬｏｗ－ｋ膜が実用化され、また６５ｎｍ世代以降ではＬｏｗ－ｋ層間膜中に空孔を分散させて寄生容量をさらに抑えるポーラスＬｏｗ－ｋ膜の導入が検討されています。これまで当社は、半導体ＭＩＲＡＩプロジェクトと共同でサブナノメートル径の空孔を均一に導入した分子細孔Ｌｏｗ－ｋ膜を開発し、４５ｎｍＬＳＩ多層配線への適用を進めてきました。しかし、３２ｎｍ世代ＬＳＩの実現に向けて、より間隔の狭まる配線間で絶縁信頼性を確保することが大きな課題でした。一般にポーラスＬｏｗ－ｋ膜を用いると寄生容量は下がりますが機械強度が低くなります。このため、通常はポーラスＬｏｗ－ｋ膜と機械強度の高い絶縁膜を組み合わせた構造を作ります。従来の技術ではこれらの膜を一つ一つ、真空状態から出し入れして、別々の装置を使って成膜するため、お互いの界面に僅かな欠陥が出来てしまい、絶縁性を極限まで高められませんでした。
このたび開発した技術により、役割の異なる膜を真空中で一挙に作り上げることが可能になりました。具体的には、プラズマ共重合と呼ばれる真空タイプの成膜法において、２種類の原料の混合比率を切り替えることで、成膜を続けながらポーラス化を行ったり、膜の強度を高めたりできる「密度変調Ｌｏｗ－ｋ膜技術」の開発です。このように真空中で膜を一括成長することにより界面の欠陥ができる状況を排除し、配線構造のリーク電流を約３桁減らしました。また、高強度部分に用いる新たな膜は既存の膜と同等の比誘電率で２倍の機械強度を持っています。
さらに、Ｌｏｗ－ｋ膜密度の変化を敏感に感知する高精度の選択ドライエッチング技術を開発し、３２ｎｍ－ＬＳＩに対応した５０ｎｍ間隔の極微細加工を施しても配線間リーク電流の増大がない高信頼なＬｏｗ－ｋ配線構造を実現しました。４５ｎｍ－ＬＳＩ配線との比較では、配線間容量８３ｆＦ／ｍｍを維持しつつ約２倍の配線密度を実現し、１ｍｍ幅当り最大１万本の配線を可能としました。
ＮＥＣでは、密度変調Ｌｏｗ－ｋ膜技術を用いた配線モジュール技術が、３２ｎｍ－ＵＬＳＩに必要不可欠ものであると考えており、早期の実用化を目指して、今後とも積極的な研究開発活動を展開する予定です。
なお、今回の技術は、ＮＥＣが参画した第１期および第２期の半導体ＭＩＲＡＩプロジェクト（注４）の研究成果および当社とＭＩＲＡＩプロジェクトの共同研究成果を発展させることで得られたものです。ＭＩＲＡＩプロジェクトは、独立行政法人新エネルギー・産業技術開発機構（ＮＥＤＯ）からの委託により運営されています。また、有機シリカ系原材料は東ソー株式会社および東ソー・ファインケム株式会社に提供していただいています。
今回の成果は、１２月１１日から１３日まで米国サンフランシスコで開催され るインターナショナル・エレクトロン・デバイス・ミーティング（ＩＥＤＭ）におい て発表する予定です。
以上
（注１） 層間絶縁膜を挟んだ隣接配線を対向電極とした擬似的コンデンサーの蓄積容 量。配線寄生容量が大きいと、信号を伝搬する際配線に余分な電気の充放電が生じ、信号伝搬を遅くしたり、消費電力を増大させたりする。
（注２） 極微細孔を内包するように化学構造設計された原料分子を、真空中で積み上 げて成長するポーラスＬｏｗ－ｋ膜のこと。４５ｎｍ世代ＬＳＩ向けでは、３つのシリコ ン原子と３つの酸素原子からなる"分子の輪"、すなわち分子ポアを持つ原料 を用いてプラズマ中で活性化させて積み上げ、比誘電率２．４のＬｏｗ－ｋ膜を成長することに成功。当社と半導体ＭＩＲＡＩプロジェクトの共同研究成果。
（注３） 複数の原料分子をプラズマ中に導入して共重合反応を生じさせて新しい性質 を持った膜を真空成長させる技術。半導体ＭＩＲＡＩプロジェクトにおいて、有機絶縁膜を用いて基礎的な技術実証がなされ、ＭＩＲＡＩプロジェトより、ＩＥＥＥＩＥＤＭ２００３で発表された。
＊Ａ ｎｅｗ ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ｃｏ－ｐｏｌｙｍｅｒｉｚａｔｉｏｎ （ＰＣＰ） ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｒｅｉｎｆｏｒｃｉｎｇ ｍｅｃｈａｎｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｏｒｇａｎｉｃ ｓｉｌｉｃａ ｌｏｗ－ｋ／Ｃｕ ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｏｎ ３００ ｍｍ ｗａｆｅｒｓ
Ｋａｗａｈａｒａ， Ｊ．； Ｎａｋａｎｏ， Ａ．； Ｋｕｎｉｍｉ， Ｎ．； Ｋｉｎｏｓｈｉｔａ， Ｋ．； Ｈａｙａｓｈｉ， Ｙ．； Ｉｓｈｉｋａｗａ， Ａ．； Ｓｅｉｎｏ， Ｙ．； Ｏｇａｔａ， Ｔ．； Ｔａｋａｈａｓｈｉ， Ｈ．； Ｓｏｎｏｄａ， Ｙ．； Ｙｏｓｈｉｎｏ， Ｔ．； Ｇｏｔｏ， Ｔ．； Ｔａｋａｄａ， Ｓ．； Ｉｃｈｉｋａｗａ， Ｒ．； Ｍｉｙｏｓｈｉ， Ｈ．； Ｍａｔｓｕｏ， Ｈ．； Ａｄａｃｈｉ， Ｓ．； Ｋｉｋｋａｗａ， Ｔ．； Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， ２００３． ＩＥＤＭ '０３ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ． ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ８－１０ Ｄｅｃ． ２００３ Ｐａｇｅ（ｓ）：６．２．１ － ６．２．４
（注４） 半導体ＭＩＲＡＩプロジェクトにおける「低誘電率材料および配線モジュール技術」は、２００１年７月～２００４年３月の第１期と２００４年４月～２００６年３月の第２期に実施された。ＮＥＣは上記プロジェクトに参画しその研究成果移転を受けて いる。なお、半導体ＭＩＲＡＩプロジェクトは独立行政法人新エネルギー・産業技術開発機構（ＮＥＤＯ）からの委託により運営されている。